站長資訊網(wǎng)智能穿戴設(shè)備的小型化，對硬件芯片提出了體積要求，如何在更小的空間內(nèi)構(gòu)建功能更加豐富的芯片系統(tǒng)成為難題。為解決這一問題，蘋果在打造 Apple Watch 時，其芯片使用了 SiP 封裝技術(shù)，并增加更多的功能。SiP 究竟是什么?同其他封裝技術(shù)相比又強在哪里?圍繞這一話題，外媒作者 Mark Lapedus 進了深入解讀，雷鋒網(wǎng)對本文進行了不改變原意的編譯。
在新型電子產(chǎn)品的開發(fā)中，IC 封裝持續(xù)扮演重要角色，尤其是系統(tǒng)級封裝(SiP，System in Package)市場動力十足，因其新增的一些優(yōu)勢而備受關(guān)注。
使用 SiP，多個芯片和其他組件都集成到同一個封裝系統(tǒng)中，作為電子系統(tǒng)或子系統(tǒng)運行。SiP 在有空間限制的情況下尤其有效，例如在智能手機和可穿戴設(shè)備中，蘋果的許多產(chǎn)品都用到了 SiP。
追溯歷史，SiP 的思想最初誕生于 20 世紀(jì) 80 年代，發(fā)展至今已有多種形式，不過不同的公司對其的定義各不相同，SiP 既可以指芯片的結(jié)合體，也可以指將不同的芯片模塊組合到電子系統(tǒng)或子系統(tǒng)中的方法。SiP 可以將芯片、無源器件以及 MEMS 的任何組件組合并封裝到一起。
開發(fā) SiP，客戶需要組合多種技術(shù)，例如組件、互連、材料和封裝架構(gòu)，然后在晶圓廠或封測廠處完成制造。
▲ 帶有 CPU 和內(nèi)存的 SiP 多芯片模塊示例
SiP 和 Chiplet 不同，但有一些相似之處。這兩種方法都是為應(yīng)對在新節(jié)點上開發(fā) SoC 的技術(shù)和成本難題。不過對于 Chiplet 而言，供應(yīng)商或封裝公司可能會提供芯片或小芯片模塊，然后在先進封裝中混合匹配，創(chuàng)建針對特定領(lǐng)域或應(yīng)用的系統(tǒng)。
迄今為止，只有英特爾、AMD 和 Marvell 等少數(shù)大公司開發(fā)了類似 Chiplet 的設(shè)計，晶圓代工廠和封測廠正在努力擠進這一市場。
相比之下，多年以來，SiP 中所用到的組件更容易獲得。Yole Development 最新數(shù)據(jù)顯示，SiP 市場已有一定規(guī)模，預(yù)計到 2026 年，這一市場規(guī)模將從 2020 年的 140 億美元增長到 190 億美元。
TechSearch International 總裁 Jan Vardaman 表示：“如今幾乎所有應(yīng)用都會用到 SiP ，例如智能手機、可穿戴設(shè)備、計算機、電信和汽車。”
芯片封裝成百上千，SiP 價值凸顯
并非所有的系統(tǒng)都需要用到 SiP ，不過作為一種無需將所有零器件都塞進同一顆芯片且能快速創(chuàng)建復(fù)雜系統(tǒng)芯片的方案，適合用作在最先進的工藝節(jié)點上開發(fā)不同加速器和存儲器，以及在成熟工藝節(jié)點上開發(fā)模擬芯片。
顯然，如今依然需要更快的芯片來提高系統(tǒng)的計算能力，D2S 首席執(zhí)行官 Aki Fujimura 表示：“毫無疑問，如果設(shè)計制造出一款芯片，能夠以比現(xiàn)在快 10 倍的速度進行計算，其商業(yè)價值和競爭力將得到極大提升。”
IC 封裝可以保護各種芯片免受損害并提高 die(裸片) 的性能。迄今為止，業(yè)內(nèi)已經(jīng)開發(fā)出 1000 多種不同的封裝類型，芯片客戶可以根據(jù)芯片應(yīng)用而選擇不同的封裝類型。某些時候，SiP 價值凸顯。
SiP 最早可以追溯到 20 世紀(jì) 80 年代，當(dāng)時 IBM 為其高端計算機開發(fā)了多芯片模塊(MCM)，作為 SiP 原始模式的一種，MCM 將眾多的 die 集中到同一個模塊中。
自那時起，SiP 不斷發(fā)展，在最終成品或先進封裝中集成各種組件。SiP 可以是這些封裝的定制版本，也有一些觀點將異構(gòu)集成歸類到廣泛的 SiP 范圍內(nèi)，異構(gòu)集成即在先進封裝中將復(fù)雜的 die 組裝在一起。
Amkor 高級 SiP 產(chǎn)品開發(fā)總裁 Curtis Zwenger 表示：“SiP 包含許多不同的技術(shù)支持，可以支持眾多細(xì)分市場。我們針對 SiP 服務(wù)的市場包括無線、物聯(lián)網(wǎng)、汽車、電源管理和計算機網(wǎng)絡(luò)。”
互連是芯片封裝技術(shù)的一種，是指將一個 die 連接到另一個 die，引線鍵合、倒裝芯片、晶圓級封裝(WLP)和硅通孔(TSV)都會用到互連技術(shù)。
TechSearch 數(shù)據(jù)顯示，如今大約 75% 到 80% 的封裝都基于引線鍵合，通過焊線機的細(xì)線將一個芯片縫合到另一個芯片或基板上。
不過，焊線機也用在其他許多封裝方式中，例如方形扁平無引腳封裝(QFN)。“我們已經(jīng)看到了 6mm x 6mm 的 QFN，并在其中放置了 15 個組件，我們看到了一些堆疊在那里的組件，基本上是一個小型 QFN 內(nèi)的系統(tǒng)級封裝。”QP Technologies 的高級工藝工程師 Sam Sadri 說。
在倒裝芯片中，芯片的頂部有大量微小的銅凸點，翻轉(zhuǎn)器件，凸塊落在銅焊盤上，形成電氣連接，便安裝在單獨的 die 或基板上。
許多芯片封裝都會用到倒裝芯片，如雙面模制球柵陣列(DSMBGA)，一些封測廠已經(jīng)開發(fā)出 DSMBGA 封裝，Amkor 是最新一家開發(fā)出這一封裝方式的公司。
在 DSMBGA 中，組件基于基板的頂部和底部，減小了封裝尺寸，并且縮短了器件的信號路徑 ，可以調(diào)整組件以啟用 SiP 。DSMBGA 存在于智能手機和其他產(chǎn)品中，在智能手機中包括用于處理發(fā)送或接受信號的數(shù)字模塊和 RF 前端模塊部分。
“雙面封裝技術(shù)提高了用于智能手機和其他移動設(shè)備的射頻前端的集成水平。”Amkor 的 Zwenger 說道。“通常，射頻前端集成功率放大器、開關(guān)、濾波器和低噪聲放大器(LNA)，這些正是我們在 DSMBGA 中看到的集成器件，當(dāng)然這也可以用其他方式集成，不過雙面集成最佳選擇。”
在智能手機中，功率放大器提高功率，LNA 放大小信號，濾波器可以過濾掉不重要的信號，而 RF 開關(guān)則將信號從一個部件轉(zhuǎn)換到另一個部件。
▲ DSMBGA 封裝
扇出式 WLP 是 SiP 的一種，DRAM die 在邏輯芯片上的堆疊就是扇出型 WLP 的實例。
2.5D 或 3D 用于先進封裝，在 2.5D 或 3D 中，die 堆疊起來或并排放置在中介層的頂部，中介層包含 TSV。
▲ 高性能計算封裝的不同選項：2.5D 與 FOCoS
可穿戴設(shè)備市場為 SiP 提供市場動力
可穿戴設(shè)備是 SiP 的一大推動力。蘋果、FitBit/谷歌、華為、三星、小米等公司都在這個市場上展開競爭。據(jù) Yole 顯示，頭戴式/耳戴式產(chǎn)品是可穿戴設(shè)備市場中最大的細(xì)分市場，其次是腕戴式產(chǎn)品、身體佩戴式產(chǎn)品和智能服裝。
消費電子市場的 SiP 業(yè)務(wù)價值 119 億美元。Yole 相關(guān)數(shù)據(jù)顯示，可穿戴設(shè)備的 SiP 市場在 2020 年的業(yè)務(wù)價值為 1.84 億美元，僅占整個消費電子市場 SiP 的 1.55% ，預(yù)計到 2026 年，可穿戴設(shè)備 SiP 市場將達到 3.98 億美元，增長率達 14%。
雖然每種可穿戴設(shè)備的特點都各不相同，但產(chǎn)品需求相似。“可穿戴設(shè)備的首要需求是性能好、質(zhì)量輕、舒適度和附著力要好，測量功能結(jié)果準(zhǔn)確且擁有更多豐富的功能。”ASE 的營銷副總監(jiān) Henry Lin 在 IMAPS 最近的先進系統(tǒng)級封裝(SiP)技術(shù)會議的演講中說道。
對于智能手表尤其如此。蘋果最新一代智能手表 Apple Watch Series 6，功能多樣，能夠檢測血氧飽和度，也有心電圖(ECG)功能。
Watch Series 6 中，蘋果的 S6 通過 SiP 封裝技術(shù)集成了一顆蘋果 A13 應(yīng)用處理器和一些其他功能的處理器，A13 采用臺積電 7nm 工藝制程，圍繞 Arm 雙核 64 位處理器構(gòu)建而成。
“蘋果用 InFO 技術(shù)封裝應(yīng)用處理器，蘋果及其他品牌的智能手表中還有許多處理器采用 SiP，”TechSearch 的 Vardaman 說。其中，InFO 是臺積電的集成扇出封裝技術(shù)。
也有一些智能手表采用不同的封裝方式。不過，幾乎所有的 OEM 都面臨一些相同的挑戰(zhàn)。
“我們希望手腕或耳朵上佩戴的東西不會占據(jù)任何空間，這需要在產(chǎn)品開發(fā)過程中專注小型化。”FitBit/谷歌硬件工程經(jīng)理 Pieris Berreitter 在 IMAPS 的 SiP 會議上的演講中說。
為了制造出更小尺寸的產(chǎn)品，F(xiàn)itBit 采用了一種新的設(shè)計方法，使用分立芯片開發(fā)給定可穿戴設(shè)備的射頻部分，然后將其組裝到基板上。
“在 2018 年之前，我們正在為我們的無線電構(gòu)建分立芯片設(shè)計，以解決 RF 挑戰(zhàn)，”Berreitter 說。“過了一段時間，無線電設(shè)計從一個產(chǎn)品到另一產(chǎn)品、從一代到另一代，看起來都是一樣的。”
那時 FitBit 開始關(guān)注 SiP。它考察了開發(fā) SiP 的幾個標(biāo)準(zhǔn)，如面積、成本、制造、可靠性、重用、測試和上市時間。
根據(jù) Berreitter 的說法，SiP 也有一些優(yōu)缺點，因此需要作出權(quán)衡。其優(yōu)點包括：
許多個分立元件組合在一個封裝系統(tǒng)中，節(jié)省了電路板的空間;
允許重復(fù)使用模擬或射頻芯片;
節(jié)省射頻測試的時間或成本;
良好的可靠性。
不過，SiP 也有制造時間長，有時比分立解決方案成本更昂貴的缺點存在。
最終，F(xiàn)itBit 從全部使用分立解決方案轉(zhuǎn)向部分產(chǎn)品使用 SiP。
在較舊的智能手表中，F(xiàn)itBit 在 10 mm x 20 mm 的板上集成了多個分立設(shè)備，例如微控制器、內(nèi)存、GPS 和各種射頻芯片(藍牙、WiFi);在 2019 年推出的 Versa 2 智能手表中，F(xiàn)itBit 在 SiP 中集成了射頻組件(藍牙、WiFi)，使其能夠在更小的 10 mm x 9 mm 板中減少射頻占用空間。MCU 和存儲器仍然是分立產(chǎn)品。
Berreitter 說：“我們知道我們會再次使用最簡單、風(fēng)險最小的系統(tǒng)，我們將這些系統(tǒng)小型化，為產(chǎn)品增添新功能創(chuàng)造了空間。我們使用了相同的無線電架構(gòu)，但我們能夠為無線電使用一些更小的組件和更嚴(yán)格的間距規(guī)則。”
SiP 還有其他優(yōu)點。“由于 SiP 的面積更小，我們能夠從雙面板轉(zhuǎn)變?yōu)閱蚊姘濉Ｎ覀兛梢栽诋a(chǎn)品中利用這一點，將電路板的背面用作天線諧振腔的一側(cè)。現(xiàn)在，我們有了更薄的產(chǎn)品和更好的天線性能，”Berreitter 說。“借助 Versa 2，無線電 SiP 使我們能夠提供更長的電池壽命、用于語音輔助的麥克風(fēng)和更好的顯示效果。”
SiP 對芯片之間的屏蔽功能也有一些影響。屏蔽用于阻止射頻組件之間的干擾，為此，OEM 使用稱為屏蔽罐的微型外殼，并將這些覆蓋 RF 芯片的外殼焊接到電路板上。
在分立器件的解決方案中，屏蔽功能的實現(xiàn)會占用電路板空間，但通過在 SiP 中組合芯片，OEM 可以減少屏蔽器件，不過屏蔽仍然涉及幾個挑戰(zhàn)。
長電科技(JCET)全球技術(shù)營銷高級總監(jiān) Michael Liu 表示：“就可穿戴設(shè)備而言，SiP 中嵌入了多個 RF 無線通信電路。它們對任何類型的干擾都很敏感，但它們也有不同的頻段。”
與此同時，F(xiàn)itBit 并沒有將所有組件都集成到一個 SiP 中，即 DRAM。隨著時間的推移，DRAM 部件可能會經(jīng)歷多次修訂，因此在設(shè)計中將最新版本用作分立部件更有意義。
在最新的 Sense 智能手表中，F(xiàn)itBit 沒有將心電圖功能集成到 SiP 中。Berreitter 解釋道，像 ECG 這樣的復(fù)雜功能需要更多時間來看發(fā)，因此使用分立器件的解決方案更好。
耳戴式設(shè)備是另一個大市場，蘋果的 AirPods 將蘋果的 H1 芯片和音頻內(nèi)核集成在一個 SiP 中，Yole 稱，其中還包括一個加速度計和陀螺儀。
展望未來，OEM 廠商正在開發(fā)更多功能的可穿戴設(shè)備，這帶來了一些新挑戰(zhàn)。Yole 分析師 Santosh Kumar 表示：“需要更薄、更密集和能效更高的 PCB 封裝設(shè)計，以滿足各種醫(yī)療和消費者可穿戴設(shè)備的要求。”
5G，SiP 另一大市場
SiP 也存在于 4G 和 5G 智能手機中。
當(dāng)今絕大多數(shù)無線網(wǎng)絡(luò)都圍繞 4G LTE 標(biāo)準(zhǔn)運行，該標(biāo)準(zhǔn)在 450MHz 至 3.7GHz 頻段范圍內(nèi)。與此同時，5G 正在兩個不同的頻率范圍內(nèi)進行部署 —— 低于 6GHz 和毫米波(28GHz 及以上)。與 4G 相比，5G 承諾提供的移動網(wǎng)絡(luò)速度延遲降低 10 倍、吞吐量提高 10 倍、頻譜效率提高 3 倍。
在無線網(wǎng)絡(luò)中，運營商部署具有大規(guī)模 MIMO 天線系統(tǒng)的巨型蜂窩塔。結(jié)合微型天線，大規(guī)模 MIMO 使用波束成形技術(shù)向終端用戶發(fā)送和接收信號。
如今 5G 落地情況喜憂參半。“低于 6GHz 的 5G 版本正在全球范圍內(nèi)迅速落地，”聯(lián)電技術(shù)開發(fā)副總裁 Raj Verma 說。“但是，對于毫米波而言，推出所需的時間比預(yù)期的要長。毫米波落地需要增加大量在土地和建筑基礎(chǔ)設(shè)施上的投資。此外，毫米波的設(shè)計和系統(tǒng)也更加復(fù)雜，開發(fā)時間也更長。”
毫米波本身也具有視距限制、穿墻能力低和射程短的問題。不過，目前為止，蘋果和三星已經(jīng)在它們的手機中部署了部分毫米波頻段。
從組件的角度來看，低于 6GHz 的 5G 智能手機類似于與 4G 手機類似，其系統(tǒng)由數(shù)字模塊和射頻前端模塊組成。主天線是獨立的，與手機同時運行。
5G 毫米波手機則不同。根據(jù) System Plus 的說法，在 iPhone 12 的核心由幾個組件組成 —— 一個調(diào)制解調(diào)器、一個中頻 IC、一個射頻前端模塊、兩個天線陣列和一個封裝天線 (AiP)。
“手機背后的 5G 毫米波天線由 16 個無源天線單元組成，該單元構(gòu)建在 8 層基板上，”System Plus 表示：“在手機側(cè)面，集成了 AIP 模塊用于側(cè)面通信。”
毫米波需要 AiP，AiP 的設(shè)計邏輯是想讓射頻芯片離天線更近，以增強信號并最大限度地減少系統(tǒng)損耗。
AiP 模塊由多層貼片天線組成，位于天線旁邊的 SiP 包括一個 RF 收發(fā)器、一個電源管理 IC 和無源器件。
總之，5G 毫米波架構(gòu)復(fù)雜且難以實現(xiàn)。“5G 需要較大的功率功放和電源管理。因此，我們需要考慮散熱問題，需要研究如何使其更高效，”長電科技 CTO Choon Lee 在 IMAPS 的 SiP 會議上說。
還有其他問題。“在 4G 和 5G 之間，系統(tǒng)中添加了許多新頻率，以便能夠滿足更高的速度要求。有了這些額外的頻率，就擴大了對設(shè)備射頻前端部分的要求，”ASE 工程和營銷高級總監(jiān) Mark Gerber 在活動的小組討論中說。
“還有許多附加組件。關(guān)鍵挑戰(zhàn)之一是你無法繼續(xù)擴展手機內(nèi)部空間。對于手機制造商來說，它們的重點是擁有更多的電池供電空間。為了能夠做到這一點，需要更多的集成，無論是將額外的頻率組合到單個 RF 前端封裝或模塊中，還是尋找其他簡化整個系統(tǒng)解決方案的方法。市場上有很多封裝解決方案正在不斷發(fā)展，以嘗試解決其中的一些挑戰(zhàn)。”
5G 手機采用了多種不同封裝類型和模塊的芯片。如果要為 5G 毫米波開發(fā)封裝方式，那么這家封測公司需要具有良好的天線設(shè)計和組件設(shè)計能力，還需要擁有良好的制造和測試流程。另外，材料和基材同樣是關(guān)鍵。
通常，這些芯片可用于 5G 毫米波，設(shè)計天線并將其集成到封裝中是一門藝術(shù)。
以 AiP/SiP 模塊為例，“在相同的輻射下，AiP 需要比相應(yīng)的分立 PCB 天線小兩到四倍，”長電科技的 Liu 說。“總的來說，AiP 模塊會導(dǎo)致天線調(diào)諧問題，因此需要更多的 RF 設(shè)計，為了實現(xiàn)毫米波 AiP，通常需要高密度層壓基板。”
基材在這里起著關(guān)鍵作用。“這些先進系統(tǒng)的最大問題是需要更薄的基板、低總厚度變化 (TTV)、超低缺陷、強附著力、應(yīng)力控制以及下游加工(如退火和金屬沉積)的絕對高溫穩(wěn)定性，”Brewer Science 的 WLP 材料執(zhí)行董事 Kim Yess 說。
用于 5G 毫米波的 AiP 基板特別復(fù)雜。“為了實現(xiàn)他們需要的性能和低寄生效應(yīng)，他們必須在基板設(shè)計中采用一些不同的堆棧，”Amkor 的 Zwenger 說。“對于毫米波，他們必須開始考慮非常薄的電介質(zhì)和低 Dk/Df 特性。因此，他們正在尋找具有聚酰胺薄膜的晶圓級。”
更復(fù)雜的是，隨著這些封裝的價值上升，需要有一種方法來測試這些設(shè)備。TEL 總經(jīng)理 Yohei Sato 表示：“隨著半導(dǎo)體制造規(guī)模的不斷擴大，用于集成多個異構(gòu)設(shè)備的先進封裝技術(shù)的引入正在加速，其中晶圓測試的重要性比以往任何時候都大。”
小結(jié)
SiP 是一種使能技術(shù)，你不會在任何地方看到 SiP，因為它們通過 Chiplet 展現(xiàn)出來。不過 Chiplet 和 SiP 都是可行的方法，OEM 需要了解所有能夠?qū)崿F(xiàn)新設(shè)計的技術(shù)。
文章編譯自 Semiconductor Engineering
特別提醒：本網(wǎng)信息來自于互聯(lián)網(wǎng)，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實，對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本站不作任何保證或承諾，并請自行核實相關(guān)內(nèi)容。本站不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。如若本網(wǎng)有任何內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系我們，本站將會在24小時內(nèi)處理完畢。
